BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-063695

(43)Date of publication of application: 19.03.1991

(51)Int.Cl.

G09G 5/36 A63F 9/22 G06F 15/62 G06F 15/66

(21)Application number: 01-200073

(71)Applicant: RICOH CO LTD

NINTENDO CO LTD

(22)Date of filing:

01.08.1989

(72)Inventor: TAKAHASHI TOYOFUMI

MIYOSHI MICHITAKA **OTAKE MASAHIRO**


SAIKAI SATOSHI

(54) IMAGE PROCESSOR

(57)Abstract:

PURPOSE: To display the same background image before and after rotation by calculating a storage address corresponding to the display position of an image after the image is rotated by an arithmetic means, reading image data out of the address and generating a video signal.

CONSTITUTION: According to a program stored in a RAM 3, a control circuit 24 calculates an address CAA where a still image character code (SC) at the time of rotation and enlargement/reduction is stored from constant data of rotation and enlargement/reduction processing inputted from a CPU 2 and outputs the address, and the SC outputted from a VRAM 7b and the address CAA consisting of data yd and xd are outputted in response to output color data at the time of the rotation and enlargement/reduction processing from the VRAM 7a to a processing circuit 25 and then input it to a circuit 26. On the other hand, moving image data is inputted from a circuit 23 to a circuit 29, an RGB



separation digital signal is outputted to a display 8 and an encoder 32, and an original background image is rotated, reduced and displayed 8.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

即日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平3-63695

| @Int. Cl. 5 | 識別記号 | 庁内整理番号 | @公開 | 平成3年(1991)3月19日 |
|---|----------------|--|-------|-----------------------|
| G 09 G 5/36 A 63 F 9/22 G 06 F 15/62 15/66 | 3 4 0 3 4 5 | 8839-5C 8403-2C 8125-5B 8419-5B 審奋證求 | 未辞求 間 | 資水項の数 6 (全22頁) |

日発明の名称 画像処理装置

②特 願 平1-200073

22出 願 平1(1989)8月1日

登 文 個発 明 者 髙 橀 東京都大田区中馬込1丁目3番6号 株式会社リコー内 **72**発 明 者 三 好 通貴 東京都大田区中馬込1丁目3番6号 株式会社リコー内 明 者 大 竹 雅博 京都府京都市東山区福稲上高松町60番地 任天堂株式会社 勿発 内 個発 明者 西 聡 京都府京都市東山区福稲上高松町60番地 任天堂株式会社 株式会社リコー の出 願 人 東京都大田区中馬込1丁目3番6号 任天堂株式会社 切出 願 人 京都府京都市東山区福稲上高松町60番地

明 納 本

1. 発明の名称

画像処理装置

2. 特許請求の範囲

(1) 回転処理前の背景画像の表示位置に対応するアドレスに、背景画像の画像データを格納する記憶手段、

回転処理の制御データに基づいて、背景面像の 回転処理を行ったときの背景画像の表示位置に対 応する前記記憶手段のアドレスを演算する演算手段、

前記演算手段によって演算された前記記憶手段 のアドレスに格納されている画像データを読み出 す読出手段、および

前記統出手段によって読み出された画像データ に基づいて、映像信号を発生する映像信号発生手 段を備えた、画像処理装置。

(2) 回転及び拡大縮小処理前の背景画像の表示 位置に対応するアドレスに、背景画像の画像デー 夕を格納する記憶手段、 回転及び拡大縮小処理の制御データに基づいて、背景画像に対する回転処理及び拡大縮小処理のうち少なくともいずれか一方の処理を行ったときの背景画像の表示位置に対応する前記記憶手段のアドレスを演算する演算手段、

前記演算手段によって演算された前記記憶手段 のアドレスに格納されている画像データを読み出 す読出手段、および

前記読出手段によって読み出された画像データ に基づいて、映像信号を発生する映像信号発生手 般を備えた、画像処理装置。

(3) 前記演算手段は、

回転および/または拡大縮小のためのパラメータデータ(A、B、C、D)と、回転および/または拡大縮小の中心座標データ(x・、y・)と、背景画の座標データ(x・、y・)を制御データとして発生する制御データ発生手段と、

前記制御データ発生手段からのパラメータデータ (A.B.C.D) と中心座標データ (x . . y .) とに基づいて、

$$\left[\begin{array}{c} x_1 \\ y_2 \end{array} \right] = \left[\begin{array}{c} A & B \\ C & D \end{array} \right] \left[\begin{array}{c} x_1 - x_4 \\ y_1 - y_4 \end{array} \right] + \left[\begin{array}{c} x_4 \\ y_4 \end{array} \right]$$

式のマトリクス演算(但し、 x 方向の拡大縮小倍率を a 、 y 方向の拡大縮小倍率を B 。回転角度を r としたとき A = 1/a ・ cos r 、 B = 1/a ・ sin r 、 C = - 1/β ・ sin r 、 D = 1/β ・ cos r とし、水平方向のオフセットデータを H 。 、水平方向のオフセットデータを H 。 、水平方向のオフセットデータを V 。 本田 直方向のオフセットデータを V 。 ・ 重直方向のオフセットデータを V 。 ・ 重直方向のオフセットデータを V 。 とき y 。 = V と とする。)を行うマトリクス演算手段とを含む、請求項第 2 項記載の画像処理装置。

(4) 前記断像処理装置は、ラスタスキャン型ディスプレイに背景面を表示するために用いられるものであって、

前記演算手段は、ラスタスキャン型ディスプレ イの水平帰線期間中に事前の演算処理を実行し、 水平走査期間中に残りの演算処理を実行する、請 水項第3項記載の画像処理装置。

(5) 前記画像処理装置は、ラスタスキャン型ディスプレイに背景画を表示するために用いられるものであって、

前記記憶手段は、ラスタスキャン型ディスプレイの縦横の表示サイズに対応する記憶エリアより も大きな記憶エリアを含み、

前記制御データ発生手段は、表示サイズよりも大きな記憶エリアに記憶されている面像データのうち、表示サイズに対応する表示すべきエリアを指定するデータを発生する手段を含む、請求項第4項記載の面像処理装置。

(6) 前記该算手段は、回転および/または拡大縮小のためのパラメータデータをA(= $1/\alpha$ ・cos γ)、B(= $1/\alpha$ ・sin γ)、C(= $-1/\beta$ ・sin γ)、D(= $1/\beta$ ・cos γ)とし、回転および/または拡大縮小の中心座標データを(x 。、y 。)とし、背景画の座標データを(x ... y ...)とし、x ... x ...

のオフセットデータ、H。 は水平方向の表示位置データ)とし、 $y_1 = V_P + V_C$ (但し、 V_P は 垂直方向のオフセットデータ、 V_C は垂直方向の 表示位置データ)としたとき、

$$x = A (H_P - x_0) + B (V_P - Y_0)$$

+ $x_0 + A \cdot H_0 + B \cdot V_0$

$$y_{z} = C (H_{P} - x_{0}) + D (V_{P} - Y_{0})$$

+ $x_{0} + C \cdot H_{c} + D \cdot V_{c}$

式の演算を行う手段を含む、請求項第2項記載の 画像処理装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は助職だけでなく背景画(又は静止画) も表示可能なテレビゲーム装置等に用いられる画 像処理装置に関する。

[従来の技術]

動画を回転させる技術としては、特公昭55-45,225号および特開昭51-113,529号(対応USP4,026,555号)がある。一方、背景画を回転させる技術としては、第14回に示す回路が知られて

いる。第14図において、画像処理ユニット101. には、ランダムアクセスメモリ(以下、「RA M」という) から成るピデオRAM (以下、「V RAM」という)102 が接続されるとともに、C PU103 が接続される。CPU103 には、背景画 と動画の画像データに併せてこの画像データを表 示制御するための制御データを記憶した主メモリ 104 が接続される。主メモリ104 に記憶された画 像データは、面像処理ユニット101 を介してVR AM 102 に転送される。CPU 103 からの制御デ ータに基づいて、画像処理ユニット101 がVRA M 102 から適宜データを読み出してビデオ信号と してディスプレイ装置105 に出力して該データの 画像を表示させる。なお、VRAM102のアドレ スはディスプレイ装置105 に扱示される画像の水 平方向の位置と垂直方向の位置に対応し、VRA M 102 の各アドレスに上記動画又は背景画(場合 によってはこれに加えて動画)の画像データが格 納される。

上記従来テレビゲーム装置において、所定の背

特閒平3-63695(3)

景画を回転では、 105 において、 105 において、 106 においてが、 107 においてが、 107 においてが、 107 においてが、 108 において、 108 において、 108 には、 108 に

一方、背景画を拡大縮小する技術としては、特開昭60-172088 号 (対応USP 4754270号) がある。

[発明が解決しようとする課題]

しかしながら、特公昭 55-45225号または特開昭 51-113529 号の技術は、背景画の回転には使用で きない。

背景圏と同一の形状で表示ができない問題点があった。

さらに、特開昭 60-172088 号の技術は、背景圏を回転させながら拡大縮小できず、しかも回転処理と拡大縮小処理を共通の回路で実現できない問題点があった。

それゆえに、この発明の主たる目的は、回転前と後で元の背景画像が変形することなく、全く同じ形状の背景画像を表示し得る、画像処理装置を 提供することである。

この発明の他の目的は、背景画像の回転および /又は拡大縮小の処理をCPUの負担なく比較的 高速で実行でき、元の画像が変形することなく再 現し得る画像処理装置を提供することである。

この発明のさらに他の目的は、背景画像を回転させながら同時に拡大縮小の処理を実現し得る、 画像処理装置を提供することである。

[課題を解決するための手段]

請求項1に係る発明は、回転処理前の背景画像の要示位置に対応するアドレスに背景画像の画像

また、第14図に示す従来技術は、背景画を回転又は拡大縮小させて表示させる場合、CPU103 が回転又は拡大縮小させたときの水平位置及び垂直位置を計算する必要があるために、CPU103 のスループットが低下してCPU103 が他の画像処理を行うことができず、背景画の回転又は拡大縮小の処理が比較的長い時間を要する問題点があった。

象信号を発生する映像信号発生手段とを僻えたことを特徴とする。

[作用]

以上のように構成することにより、画像に対する回転(及び/又は拡大縮小)処理前において、記憶手段が回転(及び/又は拡大縮小)処理前の 画像の表示位置に対応するアドレスに画像の画像 データを格納する。

 か1つの処理を行った時の映像信号が得られる。 [異施例]

以下の実施例では、本発明の画像処理装置をテレビゲーム機に適用した場合を説明するが、本発明はラスタスキャン方式等のCRTディスプレイに接続して使用されるゲーム以外の処理も目的としたパーソナルコンピュータ等の各種の画像処理装置にも適用できることを予め指摘しておく。

第1図は本発明の一実施例であるテレビゲーム 装置のブロック図である。

実施例の説明に先立ち、この実施例が適用されるディスプレイを説明する。一般に、テレビゲータは、RGBモニキャクはは標準テレビジョン受像機等のラスタマャン型CRTディスプレイが用いる。セルンブを直される。但し、垂直方向のドインで正確にのラインを設いた224ドットが利用される。従って、背

景画 (及び/又は動画) の最小単位の 1 キャラクタが 8 × 8 ドットからなる場合は、 1 画面で同時に 32×28= 896個のキャラクタを表示できる。

第 1 図において、テレビゲーム機の各種制御を 行うためのCPU 2 には、アドレスバス II. デー タバス I 2 及びコントロールバス I 3 を介して、リー ドオンリメモリ (ROM) 3, RAM 4 及びキーボード 4 が接続される。

ROM3はテレビゲーム機の制御のためのプロ グラムデータと該プログラムを実行するために必 要なデータとキャラクタデータを記憶するもので あり、例えばテレビゲーム機に対して着脱自在な カートリッジ(図示せず)に収納される。このブ ログラムデータは、どのような種類の移動キャラ クタおよび/または背景キャラクタをどのタイミ ングで画面のどの座標位置に表示させるかを決め るデータや、回転・拡大・縮小処理のためのデー タ等を含む。ここで、移動キャラクタデータ (動 画属性データ)としては、!キャラクタにつき、 水平位置を指定する水平位置データ (Hc:8 ビッ ト),垂直位置を指定する垂直位置データ (Vc:8 ピット)。キャラクタの種類を指定するキャラク タコード (8 ビット) およびカラーパレットを指 定するパレットコード(3 ピット), キャラクタ の上下左右の反転表示を指定する反転コード(2) ピット)、キャラクタのドットサイズを指定する

サイズコード (1ビット) および背景画との優先 順位を指定する優先順位データ(2ピット)が含 まれる。背景キャラクタデータとしては、1キャ ラクタにつき、キャラクタの種類を指定するキャ ラクタコード (8ピット) およびキャラクタを構 成している画素毎の色データ(8ピット)等が含 まれる。この背景キャラクタを多数組み合わせて 表示することによって背景画(静止画)が構成さ れ、移動キャラクタを複数表示することによって 動画が構成され、背景画と動画が同じ画面上で合 成されて表示される。但し、1つの背景画を表示 させるためのデータとしては、どの背景キャラク タを後述のVRAMエリア40の疑機のどのアドレ スに春込みかつ従ってそれに対応する画面上の所 望の位置(座標)に表示すべきかを指定するため に、背景画の各アドレスに対応する背景キャラク タコードで指定される。

RAMもは、上記CPU2のワークエリアとして用いられる。キーボードもは、プレイヤが移動キャラクタを制御するための情報を入力するもの

である。

さらに、CPU2には、アドレスバスII、データバスI2及びコントロールバスI3を介して、画像処理ユニットIに含まれるCPUインタフェース回路2Iが接続される。画像処理ユニットIには、 茲準信号発生器 6、2 つのRAM (7a.7b)を含むVRAM7、及びRCBモニタ8aまたは標準テレビジョン受像機8b等のCRTディスプレイ8が接続される。

具体的には、画像処理ユニット1はCPUイン ターフェース21を含み、CPUインターフェース

21にはデータバス14を介して動画アドレス制御回 路22. 背景画アドレス制御回路23. VRAMイン タフェース27及び色信号発生回路28が接続される。 動画アドレス制御回路22にはアドレスパス15が接 続され、背景画アドレス制御回路 23及び V R A M インタフェース27にはアドレスパス15及びデータ パス18が接続される。アドレスパス15及びデータ パス16のそれぞれは、2つのVRAM78,7b のそ れぞれに対応するパス15a,15b とパス16a,16b を 含む。そして、データバス16には、動画データ処 理回路23及び背景画データ処理回路24が共通接続 される。この動画アドレス制御回路22及び動画デ ータ処理回路23によって動画に関する画像処理が 行われ、背景画アドレス制御回路23及び背景画デ ータ処理回路24によって背景画に関する画像処理 が行われる。動画データ処理回路23及び背景画デ ー 夕 処 理 回 路 24の 出 力 が 優 先 度 制 御 回 路 26に 与 え られる。優先度制御回路26の出力が色信号発生器 28で R G B 信号に変換され、直接 R G B モニタ 8a に与えられるとともに、NTSCエンコーダ29で

NTSCカラーテレビ信号に変換されて出力増子 Sから模準テレビ受像機Bbに出力される。

さらに、画像処理ユニット 1 は、タイミング信号発生器 30及び H V カウンタ 31を含む。このタタミング信号発生器 30は、基準信号発生器 6 から自身と垂直同グクと垂直同グイミング信号に基づいて各種タイミン外信号を発生する。 H V カウンタ 31は、基準信号 2 器 4 の 5 の 5 の 7 の 5 1 内 の 表示 回像 エリア 5 1 内 の 水平 同及び垂直方向の表示位置のそれぞれを指するカウンタデータ H ・・ V ・ を計数する。

第2 図は C R T の表示画面エリアと V R A M 7 の背景画記憶エリアとの関係を示す図である。 C R T ディスプレイ 8 の表示画面エリア 41 は、例えば水平(横; x)方向に 32 キャラクタ、垂直(縦: y)方向に 28 キャラクタの 長方形で構成される。一方、背景画記憶可能エリア(以下「 V R A M エリア」という) 40が、画面を縮小表示すると き画面に見えていない部分にも背景画の画像デー

特開平3-63695 (6)

タを持っていなければ現に見えている背景画以外 の部分が黒く表示されて何も背景のない画面とな る。また、背景画面全体を上下にスクロールさせ て表示する場合は、背景画像データをリアルタイ ムに書換えていたのでは滑らかなスクロールを実 現できない。そこで、VRAMエリア40は経機に 表示面面エリア41の数倍のエリアが必要になる。 実施例では、VRAMエリア40がそれぞれ7ピッ トのアドレスデータで水平位置と垂直位置を指定 できるように、X方向及びY方向の何れも128 キ ャラクタ(128 ×128 = 16384個)の記憶エリア を有する。そして、xとy方向のそれぞれの座標 データで指定されるアドレスに表示すべき背景キ ャラクタコードが書込まれる。ここで、VRAM エリア50の原点は図の左上端部と定めてx=0及 びy=0で表し、放VRAMエリア50上の或るド ットの表示位置をP(x,y)で表す。また、表 示面面エリア51の左上端部の位置53を示すために、 原点からのx方向及びy方向の距離(以下、オフ セットという。)をそれぞれH,及びV,とする。 なお、x 及び y 座 概を指定する アドレスデータの それぞれは、第 3 図に示すように、 V R A M エリ ア 50内のキャラクタの位置を示す xc, yc (各 7 ビット) と、1 キャラクク52内のドットの位置を示 す xd, yd (各 3 ビット) で 表すものとする。

VRAM7は、第4図に示すように、それぞれ同一の記憶容量を有する2個のVRAM7a及び7bから成る。各VRAM7a、7bは、例えばそれぞれ0から32Kまでのアドレスを有し、各アドレスに対して8ビットのデータを記憶し得る。

そして、VRAM 7 a及び7bはそれぞれ16K 毎のエリア51ないし54に分割され、アドレス 0 から16 K までのエリア51及び52が背景画に関するデータを記憶するために用いられ、アドレス16K + 1 から32K までのエリア53及び54が動画に関するデータ(すなわち VRAMエリア40で同じ背景画が記憶されている期間中に表示すべき多数の移動キャラクタデータ)を記憶するために用いられる。 具体的には、VRAM 7aのエリア51は最大256 個の背景キャラクタの色データを記憶するキャラクタ

エリアとして用いられる。 1 キャラクタについっとして用いられるうに、縦機 8 × 8 についっと 5 図に示するりかつ名ドット 6 4 バルでありかつ名ドット 6 4 バルでありかつ名 1 キャラクタを含むため、512 ビットクタを含むため、512 ビットクタを含むため、1 キャラクタの記憶を有し、これるの1 キャラの経費 12 8 個のはいて、12 8 個ので指定ではするスクリーンエリアとはなった。 このエリア51 および52 に書込まれる。 クのフォーマットの一例が 6 図に示めされる。

次に、第1図ないし第6図を参照して、第1図の各部の作用を説明する。CPUインタフェース21は、CPU2の制御に基づいて、垂直帰線期間中または強制的転送命令中ダイレクトメモリアクセスにより背景キャラクタ及び移動キャラクに設するデータをVRAMインタフェース27に転送すると同時に、回転・拡大・縮小のための制御であるを背景画アドレス制御回路24に転送するため

のラッチ信号LAI ~ LA4, LA11, LA12, LA14及びLA15を発生する。この背景キャラクタ及び移動キャラクタに関するデータがVRAMインタフェース27によって、VRAM7に予め書込まれる。

動画アドレス制御回路22は動画属性メモリとイ ンレンジ検出回路と動画アドレスデータ発生回路 とを含み、その詳細は例えば本願出願人の出願に 係る特開昭59-118184 号で知られている。動画属 性メモリには、ある垂直帰線期間中に、CPU2 からCPUインタフェース21及びデータパス14を 介して128 個の移動キャラクタの属性データが転 送されて記憶される。インレンジ検出回路は、1 走査線毎に、動画属性メモリに記憶されているデ ータのうち次の水平走査で表示すべきものの検索 を行う。動画アドレスデータ発生回路は、インレ ンジ検出された属性データのうちV反転データ が H " のとき反転を行ったときの表示エリア41 内の位置を示すVRAM7の格納アドレスを発生 してアドレスパス15を介して出力する。一方、V 反転データが゜し゜のとき、キャラクタデータの

特開平3-63695(7)

表示エリア41に対応すると、M 7 の R A M 7 の R A

従って、動画データ処理回路23には、VRAM7から読出された色データと動画アドレス制御回路22から直接与えられたH反転データ。色パレットデータ及び優先度係数データの1ドット当り10ピットのデータが、1 走査線の256 ドットについて順次入力される。

動画データ処理回路23は、水平帰線期間中に入

背景画アドレス制御回路24は、背景画の通常処理時において、CPU2から与えられる画面のオフセットデータH。、V。並びにH反転データHF及びV反転データVFを含む制御データとHLVカウンタ31から与えられるカウントデータH。及びV。とに基づいて、背景画のドットに対応されているキャラクタコードの統出アドレスバス15bを介してVRAM7bに与える。また、背景画アド

 処理を行った後の背景画の1ドットに対応するキャラクタネームの読出アドレスを算出する。ここで、背景画アドレス制御回路24で算出される16ビットの読出アドレスデータは、第6図に示すように、上位2ビットが"00"であって、下位14ビットが背景画の表示位置に対応するキャラクタの位置データxc, yc (各7ビット)である。

特朗平3-63695(8)

回路 25は、入力された 1 ドット当り 8 ピットの色データをラッチした後、HVカウンタ 31出力のカウントデータH。に基づいて 8 ピットの色データを優先度制御回路 26に与える。

色信号発生器 28は、 8 ビットのアドレスを有する R A Mにてなる色パレットテーブルを含み、垂直 揺線期間中に C P U 2 から与えられる色信号デ

ータを色パレットテーブルに記憶ではと28は、 で、水平走査期間中における色のでは、 を生まれている色のでは、 で、大変制御回路28から入力に記憶である。 で、大変制御回路では、 で、大変制御で、 で、大変を で、カッを で、カッを で、カッを で、カッを で、カッを で、カッを で、カッを で、カッを で、カッを で、カッと の、カッと で、カッと の、カッと の、 の、カッと の、カッと の、カ。

第7図は背景画アドレス制御回路24が背景画の回転及び拡大縮小処理を行う場合の原理を説明するための図である。図において、CRTディスプレイ8の画面上における水平方向のドット単位の座標をソとする。但し、y方向は第2図の場合とは逆に示

す。

背景画アドレス制御回路24が回転及び拡大縮小処理を行う前の元の背景画の座標をP(x i , y i)とし、元の背景画を座標R(x e , y i)を中心として角度γ [rad] だけ回転したときの背景画の座標をQ' (x i', y i') とする。さyに、座標Q' (x i', y i') を有する背景画を座標R

(x , y , y ,) を基準として、x 方向の拡大縮小倍率α及びy 方向の拡大縮小倍率βで拡大又は縮小した場合の背景画の座標をQ (x , y ,) とすると、各座標 P , R , Q 間の関係は(1) 式で要される。

$$\left[\begin{array}{c} x : \\ y : \end{array}\right] = \left[\begin{array}{c} A & B \\ C & D \end{array}\right] \left[\begin{array}{c} x_1 - x_0 \\ y_1 - y_0 \end{array}\right] + \left[\begin{array}{c} x_0 \\ y_0 \end{array}\right]$$

... (1)

ここで、定数(パラメータ) A , B , C 及び D は、(2) ないし(5) 式で表される。

$$A = 1/\alpha \cdot \cos \tau \qquad \cdots (2)$$

$$B = 1/\alpha \cdot \sin \gamma \qquad \cdots (3)$$

$$C = -1/\beta \cdot \sin \gamma \qquad \cdots (4)$$

$$D = 1/\beta \cdot \cos \gamma \qquad \cdots (5)$$

背景画の拡大又は縮小処理を行わずに回転処理の みを行う場合は、 $\alpha = \beta = 1$ である。従って、こ の場合の定数 A、 B、 C 及び D は、(6) 式ないし (9) 式で表わされる。

$$A = \cos \tau \qquad \cdots (6)$$

$$B = \sin \tau \qquad \cdots (7)$$

$$C = -\sin \gamma \qquad \cdots (8)$$

$$D = \cos \gamma \qquad \cdots (9)$$

また、背景画の回転処理を行わずに拡大又は縮小の処理のみを行う場合は、 $\gamma=0$ となるので、定数 A. B. C及び D は、(10)式ないし(11)式で表わされる。

$$A = 1/\alpha \qquad \cdots (10)$$

$$B = C = 0 \qquad \cdots (11)$$

$$D = 1/\beta \qquad \cdots (12)$$

(1) 式において、元の背景画の座標P(x , ,

y」)は、第2図のVRAMエリア40における上述のオフセットデータH,、V,並びにVHカウンタ31から出力されるカウントデータH。、V。を用いて示せば、(13)式および(14)式で表わされる。

$$x_1 = H_* + H_* \qquad \cdots (13)$$

$$y_1 = V_* + V_* \qquad \cdots (14)$$

従って、(1) 式に上記(13)式及び(14)式を代入してxx及びyxを展開した式を求めると、xx 及びyxは(15)及び(16)式で扱わされる。

$$x_{1} = (x_{1} + (H_{2} - x_{3}) + A + (V_{2})$$

$$-y \cdot D + V \cdot B + H \cdot A \cdots (15)$$

$$y_1 = (y_1 + (V_1 - y_0) \cdot D + (H_1)$$

$$-x \cdot D + H \cdot C \cdots (16)$$

上記(15)式及び(16)式において、Hc・A及びHc・Cの項は画面のドット単位で変化する項であり、Hc・A及びHc・C以外の項(すなわち () 内の項)は1走査線において不変の項である。従って、Hc・A及びHc・Cの項は水平走査期間のドット単位で計算を行う必要がある。

一方、Hc・A及びHc・C以外の項は、水平走 査期間中に計算する必要性がなく、むしろ水平走 査のドット単位の極短時間に一度に計算するの 困難なため、1走査線の開始前に一括して計算 (前処理) しておくことにする。そこで、(15)式 及び(16)式の前処理すべき一部の式を簡単な回路で計算するため、次の(17)式ないし(24)式のようにおきかえて段階的に演算することにする。

| Е | 1 | = | Н | | _ | x | 0 | | | (17) |) |
|---|---|---|---|---|---|---|---|---|---|------|---|
| Е | 2 | = | ٧ | • | - | y | ¢ | | | (18 |) |
| Ε | 3 | - | x | 0 | + | E | 1 | • | Α | (19 |) |
| E | 4 | = | y | • | + | E | 2 | • | D | (20 |) |
| E | 5 | = | E | 3 | + | E | 2 | • | В | (21 |) |
| E | 6 | = | E | 4 | + | E | 1 | • | С | (22 |) |
| E | 7 | = | E | 5 | + | V | | • | В | (23 |) |
| E | 8 | = | E | 6 | + | y | | • | D | (24 |) |
| | | | | | | | | | | | |

第8図は背景画アドレス制御回路24の詳細な回路図である。この背景画アドレス制御回路24は、上記(1) 式を用いて背景画の回転及び拡大縮小時の座標(xxx、yxx)をマトリクス演算によって

求めた後、この座標データをスクリーンエリア52 の読出アドレス並びにキャラクタエリア51の読出 アドレスとして出力するものである。

具体的には、背景面アドレス制御回路 24は複数の遅延型(D型)フリップフロップからなるレジスタ PF1 ないし PF23を含む。各レジスタ PF1 ないし 23は、ラッチ信号の与えられたタイミングで入力端子に与えられたデータをラッチし、そのデータを出力端子へ出力する。なお、レジスタ FF13、FF19のそれぞれには、タイミング 信号発生器 30 から出力される。レジスタ FF18、FF20、FF21、FF22及び FF23のそれぞれには、タイミング 信号発生器 30 から出力される 5.369 MHzのクロック 5 MCKを反転した反転クロックが入力される。

レジスタFF1 ないし4 のそれぞれには、CPU 2 からCPUインタフェース回路21及びデータバス40を介して与えられる16ビットの定数データA, B, C, Dが対応するラッチ信号LA1 ~ LA4 の与 えられたタイミングでラッチされる。このラッチデータが切換器 SW1 の入力端子 a, b, c, d に与えられる。切換器 SW1 は、タイミング信号発生器 20出力の X S 信号に基づいて、入力端子 a, b, c, d に入力されるラッチデータのうちのいずれか 1 つを選択して乗算器 MPY の入力端子 a に出力する。

H V カウンタ31出力のカウントデータH。が、排他的オア回路 XORIに入力される。レジスタFF5はH V カウンタ31出力の8ピットカウントデータV。をラッチして排他的オア回路 XOR2に出力する。レジスタFF6及び7はそれぞれ、C P U 2から与えられる1ピットのH 反転データ H F と 1 ピットの文をでラッチして、H 反転データ H F と 2 のマシントが同一のレベルを有する8ピットのランペルを有する8ピットのデータをそれぞれ、排他的オア回路 XORI、 XOR2に出力する。

ここで、排他的オア回路 XOR1及び XOR2の詳細を 説明すると、両者はそれぞれ8個の排他的オアゲ

特閒平3-63695 (10)

ートを含む。排他的オア回路XORIに含まれる 8 個 の排他的オアゲートは、それぞれの一方入力とし てカウントデータHcの各ピットデータが与えら れ、それぞれの他方入力としてレジスタ PPG の対 応する各ピットデータが与えられる。排他的オア 回路 XOR2に含まれる 8 個の排他的オアゲートは、 それぞれの一方入力としてカウントデータⅤ。の 各ピットデータが与えられ、それぞれの他方入力 としてシジスタPF7 の対応する各ピットデータが 与えられる。そして、排他的オア回路 XOR1又はXO R2に含まれるそれぞれの 8 個の排他的オアゲート は、それぞれの2つの入力の排他的論理和を求め、 その演算結果の8ビットデータを直接に又はレジ スタPF8 を介して切換器SW2 の a 入力端子と b 入 力端子に与える。この切換器 SW2 は、11ビットの 入力端子を有するが、a及びb入力端子の上位3 ピットがアースに接続されている。さらに、切換 器 SW2 は c 及び d 入力端子を含み、この c 又は d 入力端子にはレジスタPF9 又はFF10からの11ビッ トデータが入力される。

レジスタPF9 は、加算器ADD から与えられる18ビットデータのうちの下位11ビットのデータ 信号LA9 の立上りでラッチし、そのラッチであり、 は3 の立上りでラッチし、そのラッチであり、 後器SW2 の入力端子 c に与える。 レジスタPF10は、 加算器ADD から与えられる18ビットデータのうちの下位11ビットのデータ(E 2)を クング信号 t A 10の立上りでデータ 信号 t A 10の立上りでデータを切換器 SW2 の入力端子とに与える。 切換器 SW2 は、タイミング信号 サナスる。 切換器 SW2 は、タイミング信号 サナスる。 切換器 SW2 は、タイミング信号 サナスる。 切換器 SW2 は、タイミング信号 サナ に与える。

乗算器 MPY は、入力端子 a に入力されるデータ A ~ D のいずれかと入力端子 b に入力されるデータ E 1 , E 2 , V c のいずれかとを乗算して、(19)式~(24)式のいずれかの第 2 項を求め、乗算結果のデータを、レジスタ PF13を介して切換器 SW 3 の入力端子 c に与える。

レジスタPF11は、CPU2から与えられる×方

向のオフセットデータH、(10ピット)を、マシンクロックの立上りでラッチして切換器 SW3 の入力端子 a に与える。また、レジスタ FP 12は、CPU 2 から与えられる y 方向のオフセットデータ V ・ (10ピット)を、マシンクロックの立上りでラッチして切換器 SW3 の入力端子 b に与える。切換器 SW3 の入力端子 b のそれぞれの上位 6 ピット及び下位 2 ピットはアースに接続される。なお、切換器 SW3 の各入力端子に入力されるデータの下位 2 ピットは、少数点以下のデータに対応する。

切換器 SW3 は、タイミング信号発生器 20出力のAS信号に基づいて入力端子 a, b, c に入力される各データのうち 1 つのデータを選択して加算器 ADDの入力端子 a に与える。

レジスタFF14は、CPU2から与えられる元の背景画のx方向の位置データx。(データバス40の下位8ビット)を、マシンクロックの立上りでラッチした後、最上位2ビット 00°とラッチデータの計10ビットのデータを切換器SW4の入力

レジスタFF16は、加算器ADD 出力の18ビットデータを、タイミング信号発生器30出力のクロックCK16の立上りでラッチして切換器SW4 の入力端子 c に与える。また、レジスタFF17は、加算器ADD 出力の18ビットデータを、タイミング信号発生器30出力のクロックCK17の立上りでラッチして切換器SW4 の入力端子 d に与える。切換器SW4 は、タイミング信号発生器20出力のB S 信号に基づいて入力端子 a, b, c, d に入力される各データのうち1

個の18ビットのデータを排他的オア回路 XOR3に与える。排他的オア回路 XOR3は18 個の排他的オアゲートを含み、各排他的オアゲートのそれぞれの一方入力として切換器 SW4 の対応ビット出力が与えられ、他方入力としてタイミング信号発生器 30出力の ADS 信号が与えられる。

また、ADS信号のある1ビットが加算器ADDのキャリー・イン増子に入力される1ビットのADS信号子に入力された出来をMB3のADDのキャリー・イン増子に入たまた、ADS信号があるADS信号があるADS信号があるADS信号は18ビットをCのかまで、ADS信号は18ビットをCのからADS信号は18ビットをCのからCのであるADS信号があるADSに対するADSのADSのADSのADSでのよりのでは、ADSADをCのでは、ADSADをでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをでは、ADSADをCのでは、ADSADをでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをCのでは、ADSADをでは、ADSA

排他的論理和の演算を行い、演算結果を加算器ADDの入力端子bに与える。

加算器 ADD は、入力 端子 a と b に入力される両データを加算し、さらにキャリー・イン端子に*H*のADS 信号が入力されているときのみ加算結果に1を加算する。その後、加算結果のうち、18ビットデータがレジスタ PP16。 PP17にストアされ、下位11ビットデータがレジスタ PP18。 PP19にストアされ、10ビットデータがレジスタ PP18。 PP19にストアされ、下位 8 ビットデータがレジスタ PF21にストアされる。

従って、キャリー・イン端子に H * 信号が入力されたとき、排他的オア回路 XOR3と加算器 ADD の動作によって、切換器 SW3 の出力データかり切換器 SW4 の出力データを放算する動作が行なわれる。一方、キャリー・イン端子に L * 信号をが入力されたとき、排他的オア回路 XOR3による動作及び加算器 ADD による 1 を加算する動作が行なわれず、従って、切換器 SW3 の出力データを単に加算する動作が行なわ

れる。そして、この実施例では、乗算器MPYと加 算器ADDとが切換器SWI~SW4の切換えによって 与えられる2データ(座標データ,定数データ度 助作を時分割的に繰り返して実行することには で(17)式ないし(24)式を順次でし、最終算 で(17)式ないし(24)式を順次と(16)式の を行っている。しかも、定数データを変えるに によって、共通の回路で回転及び/又は拡大・ が遠成できる。

レジスタPF18は、入力された10ビットのデータをラッチした後、上位 7 ピットのデータycを 3 ステートバッファアンプ (以下パッファアンプという) BA2を介してアドレスパス15aの上位 3 ピット目から上位 8 ピット目のアドレスデータydをし出力するとともに、下位 3 ピットのデータydをレジスタFF22に与える。レジスタFF19は、入力された10ピットデータxcをラッチした後、レジスタFF20に与える。レジスタFF20は、入力された10ピットのデータをラッチした後、上位 7 ビットデー

タ.xcをバッファアンプBA3を介してアドレスバス15a の下位7ピットのアドレスデータとして出力するとともに、下位3ピットのデータxdをレジスタFF22に与える。

レジスタFP21は、VRAM7bからデータバス42b を介して入力された8ビットのキャラクタコードをラッチした後、バッファアンプBA5を介してアドレスパス15b の上位3ビット目から上位7ビット目のアドレスデータとして出力する。レジスタFP22は入力された2つの3ビットデータyd、xdをラッチした後、レジスタFP23及びバッファアンプBA6を介してアドレスパス15b の最下位6ビットのアドレスデータとして出力する。

なお、バッファアンプBA1の2ピットの入力端子はアースに接続され、該バッファアンプBA1の出力端子(2ピット)はアドレスバス15gの上位2ピットに接続される。バッファアンプBA4の2ピットの入力端子はアースに接続され、該バッファアンプBA4の出力端子(2ピット)は、アドレスバス15bの上位2ピットに接続される。

特開平3-63695(12)

第9A図及び第9B図はこの実施例の特徴となる背景画の拡大・縮小及び/又は回転処理の動作を説明するためのタイムチャートである。特に、第9A図は1水平走査期間及び水平ブランキング期間を示し、第9B図は一例としてHカウント値が9ないし17.5までの前処理とリアルタイム処理の一部の期間を示す。

次に、第1図なり第9B図を参照して、この 実施例の特徴となる背景画の拡大・縮小する。この 実施のの特徴理の詳細な動作を説明する。この 第1図を参照した。この 第1図を参照した。この 第1回転処理の詳細な動作を説明第2回の位 では、第1回転を選出した。 第1回を参照した。のでは、第2回の位 では、第2回には、第2回には、第2回には、第2回には、第2回には、のでは、1を中心には、1を中心には、1を中では、1を中 C. DのデータがCPU2において予め計算され、CPU2からCPUインタフェース回路21及びデータバス14を介してフリップフロップFFIないしFF4に入力されてラッチされる。また、画面の上記オフセットデータH・、V・、上記基準座標のデータ×・・y・、並びに背景画についてのH反転データHF及びV反転データVFがそれぞれ、CPU2から出力されてCPUインタフェース回路21及びデータバス14を介してフリップフロップFP11、FF12、FP14、FF15、FF6、FF7に入力されてラッチされる。

ここで、H反転データHFが"H"のときHV カウンタ31から入力されるデータH。が排他的オアゲートXOR1によって反転されて切換器SW2の入力端子aに出力され、一方、H反転データHFが"L"のときHVカウンタ31から入力されるデータH。がそのまま排他的オアゲートXOR1を介して切換器SW2の入力端子aに出力される。また、V 反転データVFが,"H"のときHVカウンタ31から入力されてフリップフロップFF5に1走査線

の処理の間にラッチされるデータV。が、排他的オアゲート XOR2によって反転されてフリップPP8に入力されてラッチされ、一方、V反転データVをが、L。のとき上記データV。がそのまま排他的オアゲート XOR2を介してフリップPP8に入力されてラッチされる。上記排他的オアゲート XOR1及び V反転の動作が行ら出力されるデータは、反転されるか否かにかかわらず、以下説明の便宜上、それぞれデータH。及びV。と呼ぶ。

さらに、回転及び拡大縮小処理前の元の背景画のキャラクタネーム及び色データがそれぞれ、VRAM7bの背景画スクリーンエリア52及びVRAM7aの背景画キャラクタエリア52に予め記憶されているものとする。

第9図において、タイミング信号発生器30から 出力される10.739MHzのクロック10MCK(以 下、記号の上に付くパーに代えて記号の前に/を 時刻tlから時刻t2においで、切換器SW3 及び SW4 がともに入力端子aに切り換えられ、データ H。がフリップフロップFF11から切換器SW3 を介 して加算器ADD の入力端子aに入力される。一方、

レスを出力する処理である。

データ x。がフリップフロップPP14から切換器SW 4 及び排他的オアゲート XOR3を介して加算器ADD の入力端子 b に入力される。ここで、ADS信号が H となっているので、排他的オアゲート XOR3及び加算器 ADD は上述のように就算処理を行うので、データ E 1 = (H・一x・)の演算を行って出力する。データ E 1 は、時刻 t 2にラッチ信号 LA9 の立上りでフリップフロップPP9 に入力されてラッチされる。

時刻12から13において、切換器 SWI 及び SW2 がそれぞれ入力端子 a 及び入力端子 c に切り換えられ、データ A がフリップフロップ PF1 から切換器 SW1 を介して乗算器 MPY の入力端子 a に入力される。一方、データ E 1 がフリップフロップ FP9 から切換器 SW2 を介して乗算器 MPY の入力端子 b に入力される。乗算器 MPY は、データ A・E 1 は、時刻13においてクロック / 10 M C K の立上りでフリップ PF13に入力されてラッチされる。

また、時刻t2から時刻t3において、切換器SW3

及びSW4 がともに入力端子とに切り換えられ、データV・がフリップフロップPF11から切換器SW3を介して加算器ADDの入力端子 a に入力される。一方、データy。がフリップート XOR3を介してあらり換器SW4 及び排他的オアケート XOR3を介して、AD S信号が。H。となっているので、排他的対象ADD は上述のように減算を行うので、データE2=(V・ーy・)の選挙を行って出力する。データE2は、時刻t3にプFF toに入力されてラッチされる。

次の時刻は3からt4において、切換器SW1 及びSW2 がともに入力端子はに切り換えられ、データDがフリップフロップFF4 から切換器SW1 を介して乗算器MPY の入力端子aに入力される。一方、データE2がフリップフロップFF10から切換器SW2を介して乗算器MPY の入力端子bに入力される。乗算器MPY は、データD・E2の演算を行って出力する。データD・E2は、時刻t4においてクロ

ック/10M C Kの立上がりでフリップフロップFF 13に入力されてラッチされる。

また、時刻t3から時刻t4において、切換器SW3及びSW4がそれぞれ入力端子c及び入力端子aに切り換えられ、データA・ElがフリップフロップFF13から切換器SW3を介して加算器ADDのフリップテA に入力される。一方、データx。がファッカンロップFF14から切換器SW4及力排化子をないで、アクトXOR3を介して加算器ADDのでは、ではかって、ADS信号がでして、ADS信号がでして、ADS信号がでしたので、排他のオアゲートXOR3及び加算器ADDは上で、がある。ここで、ADS信号がでは、データE3に対して、アゲート XOR3及び加算器ADDは上で、非他ので、データE3は、時刻t4においてクロック16CKの立とので、フリップPF16に入力されてラッチされる。

次の時刻14からt5において、切換器SW1 及びSW2 がそれぞれ入力端子 b 及び入力端子 d に切り換えられ、データ B がフリップフロップFP2 から切換器SW1 を介して乗算器MPY の入力端子 a に入力

される。一方、データ E 2 がフリップフロップPF 10から切換器 SW2 を介して乗算器 MPY の入力端子 bに入力される。乗算器MPY は、データB・E2 の演算を行って出力する。データB・E2は、時 刻15においてクロック/10MCKの立上りでフリ ップフロップFP13に入力されてラッチされる。 また、時刻t4から時刻t5において、切換器SW3及 びSW4 がそれぞれ入力端子c及び入力端子bに切 り換えられ、データD・E2がフリップフロップ FF13から切換器SW3 を介して加算器ADD の入力端 子aに入力される。一方、データy。がフリップ フロップ FF15から切換器 SW4 及び排他的オアゲー トXOR3を介して加算器ADD の入力端子 b に入力さ れる。ここで、ADS信号が、L、となっている ので、排他的オアゲートXOR3及び加算器ADD は上 述のように加算処理を行うので、データE4= (D·E2) +y の演算を行って出力する。デ ータE4は、時刻t5においてクロック17CKの立上 りでフリップフロップPF17に入力されてラッチさ

れる。

特閒平3-63695 (14)

次の時刻t5からt6において、切換器SW1 及びSW2 がともに入力端子 c に切り換えられ、データ C がフリップフロップPF3 から切換器 SW1 を介して乗算器 MPY の入力端子 a に入力される。一方、データ E 1 がフリップフロップFF9 から切換器 SW2 を介して乗算器 MPY は、データ C・E 1 の演算を行ってとかする。データ C・E 1 は、時刻t6にクロック / 10M C K の立上りでフリップフロップPF13に入力されてラッチされる。

また、時刻t5から時刻t6において、切換器SW3 及びSW4 がともに入力端子でに切り換えられ、データB・E2がフリップフロップFF13から切換器SW3 を介して加算器ADD の入力端子 a に入力される。一方、データE3がフリップフロップFF16から切換器SW4 及び排他的オアゲート XOR3を介して、加算器ADD の入力端子 b に入力される。ここで、イアゲート XOR3及び加算器ADD は上述のように加算処理を行うので、データE5=(B・E2)+E 3の演算を行って出力する。データE5は、時刻tGにおいてクロック16CKの立上りでフリップフロップPF16に入力されてラッチされる。

次の時刻t6からt7において、切換器SW1 及びSW2 がともに入力端子りに切り換えられ、データBがフリップフロップPF2 から切換器SW1 を介して乗算器MPY の入力端子 a に入力される。一方、データ V・がフリップフロップFP8 から切換器SW2 を介して乗算器MPY の入力端子 b に入力される。乗算器MPY は、データ B・V・の演算を行って出力する。データ B・V・は時刻t7においてクロック/10 M C K の立上りでフリップフロップPF13に入力されてラッチされる。

また、時刻16から時刻17において、切換器SW3 及びSW4 がそれぞれ入力増子 c 及び入力増子 d に 切り換えられ、データ C・E 1 がフリップフロップFF13から切換器SW3 を介して加算器ADD の入力 端子 a に入力される。一方、データ E 4 がフリップフロップ FF17から切換器SW4 及び排他的オアー ゲート XOR3を介して加算器ADD の入力増子 b に入

力される。ここで、ADS 信号が、L * となっているので、排他的オアゲート XOR3 及び加算器 ADD は上述のように加算処理を行うので、データ E 6 = ($C \cdot E$ 1) + E 4 の演算を行って出力する。データ E 6 は時刻 t 7 においてクロック t 7 t 7 t 7 t 7 t 7 t 7 t 7 t 7 t 7 t 7 t 7 t 7 t 7 t 8 t 7 t 7 t 8 t 8 t 8 t 8 t 8 t 8 t 8 t 8 t 9 t 8 t 9

次の時刻t7からt8において、切換器SWI 及びSW2 かそれぞれ入力端子 d 及び入力端子 b に切り換えられ、データ D がフリップフロップPF4 から切換器 SWI を介して乗算器 MPY の入力端子 a に入力される。一方、データ V 。がフリップフロップPF8 から切換器 SW2 を介して乗算器 MPY の入力端子 b に入力される。乗算器 MPY はデータ D・V。の演算を行って出力する。データ D・V。は時刻t8においてクロック/10M C K の立上りでフリップフロップPF13に入力されてラッチされる。

また、時刻t7から時刻t8において、切換器SW3 及びSW4 がともに入力端子 c に切り換えられ、データB・V。がフリップフロップFF13から切換器 SW3 を介して加算器ADD の入力端子 a に入力される。一方、データE 5 がフリップフロップFF16から切換器SW4 及び排他的オアゲート XOR3を介して加算器ADD の入力端子 b に入力される。ここで、A D S 信号が「L"となっているので、排他的オアゲート XOR3及び加算器ADD は上述のように加算処理を行うので、データE 7 == (B·V。) + E 5 の演算を行って出力する。データE 7 は、時刻t8においてクロック16CKの立上りでフリップフロップFP16に入力されてラッチされる。

次の時刻t8からt9において、切換器SW1 及びSW2 がともに入力端子aに切り換えられ、データAがフリップフロップPP1 から切換器SW1 を介して乗算器MPY の入力端子aに入力される。一方、データH。がHVカウンタ31から排他的オアゲートXOR1及び切換器SW2 を介して乗算器MPY の入力端子 bに入力される。乗算器MPY は、データA・H。の演算を行って出力する。該データA・H。は時刻t9においてクロック/10M C K の立上りでフリップフロップFF13に入力されてラッチされる。

以上の動作によって前置処理が終了し、データ E 1 がフリップフロップ FF16にラッチされ、デー タ E 8 がフリップフロップ FF17にラッチされる。

さらに、時刻 t 9から時刻 t 1 0 において、切換器 S W 1 及び S W 2 がそれぞれ入力端子 c 及び入力端子 a に切り換えられ、データ C がフリップフロップ FF3 から切換器 SW1 を介して乗算器 MPY の入力端子 a に入力される。一方、データH c がH V カウンタ 31から排他的オアゲート XOR1及び切換器 SW2 を介して乗算器 MPY の入力端子 b に入力される。 乗算器 MPY は、データ C・H c の演算を行って出力する。 データ C・H c は、時刻 t10 においてクロック / 10 M C K の立上りでフリップフロップFF 13に入力されてラッチされる。

ップFF19に入力されてラッチされた後、時刻 t1 1 においてクロック/ 5 M C K の立上りでフリップフロップFF20に入力されてラッチされる。

次の時刻ti0から時刻ti1において、切換器SW1及びSW2がともに入力端子aに切り換えられ、データAがフリップフロップPPIから切換器SW1を介して乗算器MPYの入力端子aに入力される。一方、データHcがHVカウンタ31から排他的オアゲートXOR1及び切換器SW2を介して乗算器MPYの入力端子bに入力される。乗算器MPYは、データA・Hcの演算を行って出力する。データA・Hcは、時刻ti1においてクロック/IOMCKの立上りでフリップフロップPPI3に入力されてラッチされる。

また、時刻t10 から時刻t11 において、切換器SW3 及びSW4 がそれぞれ入力端子 c 及び入力端子 d に切り換えられ、データ C ・ H c がフリップフロップ PF13から切換器 SW3 を介して加算器 ADD の入力端子 a に入力される。一方、データ E 8 がフリップフロップ PF17 から切換器 SW4 及び排他的オ

アゲート XOR3を介して加算器 ADD の入力端子 b に入力される。ここで、ADS 信号が L をなっているので、排他的オアゲート XOR3及び加算器 ADD は(C・H c) + E 8 の加算処理を行って、その演算結果をデータ y 。として出力する。データ y 。は、時刻 t1l においてクロック / 5 M C K の立上りでフリップフロップ PP 18 に入力されてラッチされる。

上述の時刻 t9から時刻 t10 において Hc=0 の のときの データ x2が計算され、時刻 t10 から時刻 t11 において Hc=0 のときの データ y2が計算される。以下、時刻 t11 以降において、データ Hc が 1 から 255 までの データ x 。及び y 。が同様に計算されて、 1 走在線分の データ x 。, y 。が計算される。

時刻 til において、タイミング信号発生器 30から出力される A E 信号が立下り、このとき 3 ステートバッファアンプ B A 1 ないし B A 6 がイネーブルされる。従って、時刻 til から時刻 til において、3 ステートバッファアンプ B A 1 から出力

される最上位 2 ビットのデータ * 0 0 ° と、フリップフロップFF18及びFF20にそれぞれラッチされたHc=0のときのデータy。(10ビット)及びx。(10ビット)のうちのそれぞれ各上位の7ビットの上記yc及びxcから構成される計16ビットのアドレスCAA0がアドレスパスB41bを介してVRAM7bに出力される。VRAM7bは時刻t13においてアドレスCAA0を入力する。なお、フリップフロップFP18及びFF20にそれぞれラッチされたHc=0のときのデータy。及びx。のうちの各下位の3ビットデータyd及びxdは、それぞれフリップフロップFF22を介してフリップフロップFF22を介してフリップフロップFF22を介してフリップフロップFF22を介してフリップフロップFF22を介してフリップフロップFF22を介してフリップフロップFF22を介してフリップフロップFF22を介してフリップフロップFF22を介してフリップフロップFF22を介してフリップフロップFF22を介してフリップフロップFF

以下、時刻t13 以降において、クロック/ 5 M C K の周期で、データH。= 1 から255 までのデータyc及びxcを含むアドレスC A A 1 ないしC A A 255 が周期的に繰り返してアドレスバス15b を介して V R A M 7bに出力される。また、各データ H。に対するデータyd及びxdはそれぞれ上述と同様に、フリップフロップFF22を介してフリップフ ロップFP23にラッチされる。

VRAM7bは、背景画アドレス制御回路24からアドレスパス15bを介して入力されるアドレスCAAOないしCAA255に応答して、各アドレスに格納された8ビットのキャラクタコードCAOないしCA255をクロック/10MCKの周期でデータパス16bを介して背景画アドレス制御回路24内のフリップフロップFF21に出力する。この8ビットのキャラクタコードCAOないしCA255がフリップフロップFF21にラッチされる。

一方、キャラクタコードに対応するデータyd及びxd(計 6 ビット)が上述のようにフリップフロップPP23にラッチされている。従って、時刻 115 から時刻 117 において、最上位 2 ビットの 0 0 と、フリップフロップPP21にラッチされた 8 ビットのキャラクタコードと、データ H c = 0 のときの デークyd及びxd(計 6 ビット)から構成される 16 ビットのアドレス C C A 0 が、 3 ステートバッファアンプ B A 4 ないし B A 6 及びアドレスパス 15 a を介して V R A M 7 aに出力される。 V R

.A M 7aには、時刻t17 においてアドレスCCA 0 が入力される。

VRAM7aは背景画アドレス制御回路24からアドレスパス15aを介して入力されるアドレスCCA 0 ないしCCA255 に応答して、各アドレスに格納された8ピットの色データCD 0 ないしCD255 をクロック/10MCKの周期でデータパス42aを介して背景画データ処理回路25に出力する。

以上に述べた1 走査線についての背景画の回転及び拡大縮小処理を、第 2 図に示すように、28キャラクタ分の224 走査線分について行うことにより、1 つの表示画像エリア41についての背景画の回転及び拡大縮小処理を実現できる。

以上説明したように、背景画アドレス制御回路 24は、CPU2から入力される回転及び拡大縮小 処理の定数データA、B、C、Dに基づいて、では 転及び拡大縮小時の静止面のキャラクしてAA25 5を算出して出力し、これにでドレスでAAM7b から出力されるキャラクタはでドレスでCAAM7b から出力されるキャラクタはではないでではないではない。 ボータyd及びxdから構成されることによってではないしてCA255を出力することによりをはいいないないがである。 をデータをVRAM7aから背景面でよりの 色データをVRAM7aから背景面の後 でであることができる。その後、質景面の色 データ(8ビット)は背景面データ処理回路25に ラッチされた後、優先度制御回路26に入力される。

一方、7ビットの動画データが動画データ処理回路23から優先度制御回路25に入力される。これに応答して、優先度制御回路26は、動画データと背景画データから、動画データ内に含まれる2ビットの優先度データに基づいて優先判定を行いの高い方を色信号発生器29に出力する。これに応答して、色信号発生器29は入力される動画データ又は

 景画面を三次元的又は立体的に表示して、恰も滑走路や空中から見た地図が遠ざかったり近づきながら旋回しているような背景画像を表示でき、背景画像表現を一層向上できる。

以上説明したように、VRAM1に格納された 背景画データに対応する元の背景画を回転及び拡 大縮小した場合のVRAM7におけるアドレスを 静止画アドレス制御回路24によって算出して、V RAM7から回転及び拡大縮小処理時の背景面の 色データを読み出してビデオ信号を生成してディ スプレイ装置8に表示するようにしたので、CP U2は定数を設定するだけで回転及び拡大縮小し た画像の各位置を計算する必要がなく、これによ って、他の面像の処理を行える。従って、従来の 回転又は拡大縮小処理技術に比べてCPUのスル ープットを向上できる利点がある。また、上述の ように切換器 SWI ないし SW4 、乗算器 MPY 、加算 器ADD 等のハードウエアから構成される背景画ア ドレス制御回路24によって回転及び拡大縮小させ たときの水平方向及び垂直方向の各位置に対応す

るVRAM1における背景画の画像データの格納 アドレスを計算しているので、従来技術に比べて 高速で回転及び拡大縮小の処理を行うことができ る。しかも、1 つの背景画アドレス制御回路24の 各種の回路が時分割処理によって回転処理又は拡 大処理若しくは糖小処理を実現するので、処理別 に専用回路を設ける場合に比べて回路構成が簡略 化でき、安価となる利点がある。

また、画像処理装置1においては、回転及び拡大縮小した背景画データの格納アドレスを算出して背景画データを求めるようにしたので、元の背景画データを保存できる。従って、画像が1回転した場合において従来のように各回転時の計算の登が累積して元の背景画と異なる位置に表示されることや、背景画の形状が元の背景画から変形するということがない。

なお、以上の実施例では、背景画を回転及び拡大縮小させて表示させる画像処理装置1について述べているが、これに限らず、回転処理、及び拡大縮小処理のうち少なくともいずれか1つの処理

を行うように構成してもよい。このとき、背景画アドレス制御回路24の構成は変わらず、回転処理のみの場合、上述のように、CPU2によって演算される定数α及びβを0とし、また、拡大縮小処理のみの場合、CPU2によって演算される定数ァを0とすればよい。

また、実施例ではキャラクタ方式の画像処理装置について述べているが、これに限らず、本発明は、VRAMエリア50に対応して色データを有するVRAMを用いてドット単位でアドレス指定して色データを得るいわゆるドットマップ方式の画像処理装置に適用可能であることはいうまでもない。

[発明の効果]

この発明によれば、回転前と回転後で元の背景 画像が変形することなく、全く同じ形状の背景画 像を表示できる。また、背景画像の回転及び/又 は拡大縮小処理をCPUの負担なく高速に実現で き、元の画像の変形も生じない。

4. 図面の簡単な説明

特用平3-63695 (18)

第1図は本発明の一実施例であるテレビゲーム 装置のブロック図である。

第2図はVRAM7内に格納される背景画データのうちVRAMエリアと表示画像エリアとの関係を示す図解図である。

第3図は第2図のVRAMエリア内の位置を示す が重標を示す図である。

第 4 図は V R A M のメモリマップを示す図である。

第5図は第1図のVRAMにおいて格納される 背景画の色データの格納状況を示す図である。

第6図は第1図のVRAM内の背景画キャラク タエリア及び背景画スクリーンエリアにおけるア ドレス及びデータのビット構成を示す図である。

第7図は背景画の回転及び拡大縮小処理の原理 を説明するための図である。


第8図は背景画アドレス制御回路の24の詳細な 回路図である。

第9A図および第9B図は背景画アドレス制御 回路の動作を示すタイミングチャートである。 第10図、第11図、第12図及び第13図は 背景画像データに基づく平面的な表示例と、同じ 背景画像データを用いて拡大・回転・縮小もしく はこれらの組合せ処理した場合の表示例を示す。

第14図は従来例のテレビゲーム装置のブロック図である。


図において、1は画像処理ユニット、2は中央演算処理装置(CPU)、3はROM、4はRAM、5はキーボード、6は基準信号発生器、7はVRAM、8はCRTディスプレイ、21はCPUインターフェース回路、22は動画アドレス制御回路、23は動画データ処理回路、24は背景画アドレス制御回路、25は背景画データ処理回路、26は優先度制御回路、27はVRAMインターフェース回路、28は色信号発生器、29はNTSCエンコーダ、30はタイミング信号発生器、31はHVカウンタを示す。


特許出願人 任天堂株式会社 株式会社 リコーノ




BEST AVAILABLE COPY


特開平3-63695 (19)







第 7 图






第9A图







BEST AVAILABLE COPY

特周平3-63695 (22)







【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第2区分 【発行日】平成6年(1994)4月22日

【公開番号】特開平3-63695 【公開日】平成3年(1991)3月19日 【年通号数】公開特許公報3-637 【出願番号】特願平1-200073 【国際特許分類第5版】

G09G 5/36 9177-5G A63F 9/22 B 9209-2C G06F 15/62 340 8125-5L 15/66 345 8420-5L

手統補正書

平成5年6月30日



特許庁長官殿

- 事件の表示
 平成1年特許願第200073号
- 発明の名称 画像処理装置
- 3. 補正をする者

事件との関係 特許出題人 住所 京都市東山 高松町 6 0 番出 名称 任天堂株式 (大) 代表者 山 内 博名

4. 補正命令の日付 自発補正



- 5 , 楠正により増加する請求項の数 3
- 6. 補正の対象

明細審の特許請求の範囲の概および発明の詳細な説明の欄

- 7. 補正の内容
- (1)明細書の特許請求の範囲を別紙の通り訂正 する。
- (2) 明細書第9頁第18行から第12頁第1行 を下記の文章に訂正する。

記

(課題を解決するための手段)

請求項1に係る発明は、静止画像の表示位置に対応するアドレスに静止画像の画像データを記憶するための記憶手段と、静止画像の回転。拡大および縮小の少なくとも1つのために、ラスタスキャンディスプレイの水平帰線期間中に次の水平走査期間に必要なマトリクス演算の一部を実行し、次の水平走査期間に各画素毎にマトリクス演算の

残りの部分を実行するマトリクス演算手段と、マトリクス演算手段による演算結果に基づいて記憶手段から画像データを読み出すための読出手段と、読出手段によって読み出された画像データに基づいて映像信号を発生する映像信号発生手段とを備えたことを特徴とする。

 記憶手段と、第1の読出手段によって読み出されたキャラクタデータおよび第2の位置データに基づいて第2の記憶手段から色データを読み出すための第2の読出手段と、第2の読出手段によって読み出された色データに基づいて映像信号を発生する映像信号発生手段とを備えたことを特徴とする。

クタデータを読み出すための第1の読出手段と、キャラクタを構成するそれぞれの画素の色テデを記憶するための第2の記憶手段と、第1の第3年段によって読み出されたキャラクタデータとはおかいで第2の記憶データに基づいて第2の記憶手段という色データを読み出すための第2の読出手段によって読み出された色データを発されて映像信号を発生する映像信号発生手段とを備えたことを特徴とする。

(作用)

以上のように核成することにより、記憶手段は、静止画像の表示位置に対応するアドレス演算手段は、静止画像の回転、拡大および縮小の少では、静止画像の回転、が大およびが高小の少でない、ラスタスキャンディスプレイの水平走査期間に必要を変けし、である。 統出手段は、マトリクス演算手段によづいて記憶手段から画像データを読み

出す。映像信号発生手段は、読出手段によって読み出された画像データに基づいて映像信号を発生する。これによって、記憶手段によって記憶された画像データの画像に対する回転, 拡大および縮小のうちの少なくともいずれか1つの処理を行ったときの映像信号が得られる。

 手段によって統み出されたキャラクタデータおよび第2の位置データに基づいて、第2の記憶手段に基づいて、第2の記憶されたキャラクタを検破するそれぞれの画素の色データを読み出する。では、1の記憶手段によって読み出されたとデースの記憶手段に記憶されたキャラクタデータのの信息に対する回転(および/または拡大、縮画うちの少なくとも1つ)の処理を行った時の映像信号の少なくとも1つ)の処理を行った時の映像信号が得られる。

以上

(2) 水平方向および垂直方向にそれぞれ複数の 画案で構成される表示画面を有する表示手段に静 止画像を表示する画像処理装置であって、

前記表示画面上の前記水平方向および前記垂直 方向の位置を表す第1の位置データを発生するた めの位置データ発生手段、

<u>前記静止画像の回転のためのパラメータデータを与えるためのパラメータデータ付与手段、</u>

前記第1の位置データおよび前記パラメータデータに基づいて前記回転後の前記表示画面上の第 2の位置データを演算する位置データ演算手段、

それぞれが複数の画素からなる複数のキャラク タを表すキャラクタデータを記憶するための第1 の記憶手段、

節記位置データ液算手段によって消算された前記第2の位置データに基づいて前記第1の記憶手段から前記キャラクタデータを読み出すための第1の統出手段、

前記キャラクタを構成するそれぞれの画案の色 データを記憶するための第2の記憶手段、

2、特許請求の範囲

(1) 水平方向および垂直方向にそれぞれ複数の 画案で構成される表示画面を有するラスタスキャ ンディスプレイに静止画像を表示する画像処理装 置であって、

静止画像の表示位置に対応するアドレスに、<u>前</u>記静止画像の画像データを<u>記憶</u>する<u>ための</u>記憶手段<u></u>

前記静止画像の回転<u>拡大および縮小の少なくともしつのために、前記ラスタスキャンディスプレイの水平帰韓期間中に次の水平走査期間に必要なマトリクス演算の一部を実行し、前記次の水平走査期間に各画素毎に前記マトリクス演算手段、</u>の部分を実行するマトリクス演算手段、

前記<u>マトリクス</u>演算手段によ<u>る</u>演算<u>結果に基づいて</u>前記記憶手段<u>から前記</u>画像デークを読み出す ための読出手段、および

前記読出手段によって読み出された画像データ に基づいて、映像信号を発生する映像信号発生手 段を備え<u>る</u>、画像処理装置。

前記第1の院出手段によって読み出されたキャラクタデータおよび前記第2の位置データに基づいて前記第2の記憶手段から前記色データを読み出すための第2の読出手段、および

前記第2の統出手段によって続み出された前記 色データに基づいて映像信号を発生する映像信号 発生手段を備える、画像処理装置。

(3) 水平方向および垂直方向にそれぞれ複数の 画素で構成される表示画面を有する表示手段に静 止画像を表示する画像処理装置であって、

前記表示画面上の前記水平方向および前記垂直 方向の位置を表す第1の位置データを発生するた めの位置データ発生手段、

前記静止画像の回転、拡大および縮小の少なく とも1つのためのパラメータデータを与えるため のパラメータデータ付与手段、

前記第1の位置データおよび前記パラメータデータに基づいて前記回転、拡大および縮小の少な くとも1つの後の前記表示画面上の第2の位置データを演算する位置データ演算手段、 それぞれが複数の画素からなる複数のキャラクタを表すキャラクタデータを記憶するための第1の記憶手段、

前記位置データ演算手段によって演算された前記第2の位置データに基づいて前記第1の記憶手段から前記キャラクタデータを読み出すための第1の読出手段、

<u>前記キャラクタを構成するそれぞれの函案の色</u> データを記憶するための第2の記憶手段、

前記第1の統出手段によって続み出されたキャラクタデータおよび前記第2の位置データに基づいて前記第2の記憶手段から前記色データを読み出すための第2の統出手段、および

前記第2の競出手段によって読み出された前記 色データに基づいて映像信号を発生する映像信号 発生手段を備える、画像処理装假。

(4) <u>前記第1の統出手段は、前記第2の位置データの一部に基づいて前記第1の記憶手段をアクセスし、前記第2の統出手段は前記キャラクタデータおよび前記第2の位置データの残りの部分に</u>

(6) 前記位置データ発生手段は、前記水平方向 および前記垂直方向のオフセットデータをH,お よびV,とし、かつ前記表示画面上の前記画案の 前記水平方向および前記垂直方向の位置データを H。およびV。としたとき、

 $x_1 = H_2 + H_c$

 $v_1 = V_2 + V_c$

式で表される演算を行って前記第1の位置データ (x1・y1)を発生する手段を含む、請求項4 項記載の画像処理装置。

⑦ 前記表示手段はラスタスキャンディスプレイを含み、前記演算手段は前記ラスクスキャンデ

基づいて前記第2の記憶手段をアクセスする手段 を含む、請求項第3項記載の画像処理装置。

(5) 前記パラメータ付与手段はパラメータデータ(A, B, CおよびD)を発生し、そして前記位展データ発生手段は前記表示画面上の前記第1の位置データ(x, y,)を発生し、

前記位置データ演算手段は、前記回転、拡大起 よび縮小の少なくとも1つのための中心座標データ(xo,yo)を発生する中心座標データ発生 手段を含み、かつ

前記パラメータデータ (A, B, C, D) <u>前</u>記第1の位置データ (x_1, y_1) および前記中心座標データ (x_0, y_0) に基づいて、

$$\left[\begin{array}{c} \mathbf{x} & \mathbf{z} \\ \mathbf{y} & \mathbf{z} \end{array} \right] = \left[\begin{array}{c} \mathbf{A} & \mathbf{B} \\ \mathbf{C} & \mathbf{D} \end{array} \right] \left[\begin{array}{c} \mathbf{x} & \mathbf{z} - \mathbf{x} & \mathbf{z} \\ \mathbf{y} & \mathbf{z} - \mathbf{y} & \mathbf{z} \end{array} \right] + \left[\begin{array}{c} \mathbf{x} & \mathbf{0} \\ \mathbf{y} & \mathbf{0} \end{array} \right]$$

式<u>に従って</u>マトリクス演算(但し、<u>前記水平</u>方向 の拡大または縮小のための倍率をαとし、前記垂

ィスプレイの水平帰線期間中に<u>次の水平走査期間 に必要な前記マトリクス</u>演算<u>の一部を</u>実行し、<u>前</u> 記次の水平走査期間に各画素毎に前記マトリクス 演算の残りの部分を実行する、請求項<u>5</u>項記載の 画像処理装備。

(8) 前記第1の記憶手段は、<u>前記</u>ラスタスキャ <u>ンディスプレイの表示画面サイズよ</u>りも大きな記 憶エリアを含み、

前記データ発生手段は、<u>前記第1の記憶手段に</u>記憶されている<u>キャラクタ</u>のうち、<u>表示される</u>べき<u>キャラクタのキャラクタデータ</u>を指定するデータを発生する<u>ための</u>手段を含む、請求項<u>7</u>項記載の画像処理装置。

(9) 前記波算手段は、

式に従って前記第2の座標データ (x z , y t) を演算する手段を含む、請求項6項記載の画像処 理装置。